從微影、材料到先進封裝，揭示支撐下一波AI成長的技術路徑
整理／鄭宜芬
隨著 AI 應用快速擴展，半導體產業面臨算力需求倍增、能源效率提升，以及晶片微縮逼近物理極限等挑戰。比利時全球微電子研發中心（imec）於31日舉辦 ITF Taiwan 2026 技術論壇，imec 執行長范登納米勒（Patrick Vandenameele）表示，唯有整合先進CMOS、異質整合、光子互連至系統級協同優化等技術創新，才能支撐AI永續發展，並展望量子運算與仿腦運算等新興典範，將是打造高效智慧運算的重要途徑。此次論壇亦邀集台積電（TSMC）、美光（Micron）、鴻海（Foxconn）等共同探討半導體技術的未來發展方向。
[ 加入 CIO Taiwan 官方 LINE、Facebook 與 LinkedIn，與全球 CIO 同步獲取精華見解 ]
范登納米勒（Patrick Vandenameele）以「Scaling Innovations to Impact」為題發表演說，他表示：「台灣長期位居全球半導體創新的核心，也是 imec 最重要的合作夥伴之一，因此選擇在訪台期間，與產業共同探討 AI 時代的下一步發展方向。當晶片效能已無法單靠製程微縮持續提升，產業競爭的關鍵正逐步轉向「系統級協同優化（System-level Co-optimization）」，必須同步整合邏輯、記憶體、先進封裝、互連、材料與軟體等關鍵技術，並透過全球生態系合作，加速前瞻技術從研發走向產業應用，才能將創新擴展為支撐下一波 AI 發展的實質影響。」
imec 表示，公司過去半年來已持續發表最新研發成果，從支持埃米世代的 High-NA EUV 微影技術、突破矽材料極限的 2D 材料電晶體，到串聯全球合作夥伴的先進封裝與異質整合生態系，完整展現從基礎製程、元件材料到系統整合的創新布局。這些成果不僅回應 AI 對效能、能源效率與系統整合的需求，更彰顯 imec 如何透過開放合作模式，將前瞻研發逐步推進至產業應用，持續引領全球半導體技術發展。
藉 High-NA EUV 實現世界首創的量子元件
底層製程技術是支撐 AI 與先進運算演進的關鍵基礎，其中高數值孔徑極紫外光 （High-NA EUV）是半導體邁向埃米世代的重要驅動力。imec 於今年 3 月將 ASML EXE:5200 High-NA EUV 微影系統導入imec 12 吋無塵室，結合量測、圖形化工具與材料開發環境，協助合作夥伴驗證 2 奈米以下邏輯與高密度記憶體技術。
imec 隨後進一步發表全球首款採用 High-NA EUV 製成的量子點量子位元元件，成功製作閘極間隙僅 6 奈米的功能網路，展現從導入全球最先進微影設備，到完成世界首創應用成果的完整研發能力，也為量子元件從實驗室走向可重複、可規模化的 12 吋晶圓製程奠定基礎。
2D 材料電晶體邁向產業化
當矽材料逐漸逼近物理極限，尋找新一代通道材料已成為延續邏輯微縮的重要方向。imec 攜手 ASML 與台積電發表創新的 12 吋晶圓整合技術路徑，首度成功製作具備 50 奈米閘極間距（CPP）的微縮化 2D 材料 nFET 與 pFET，並兼具良好的電性表現。這項成果建立與現行 CMOS 製程相容、可擴充的製造方法，更象徵 2D 材料電晶體跨越實驗室研發階段，朝向晶圓廠量產邁進，為 2 奈米以下邏輯元件開啟全新的材料發展路徑。
[ 推薦閱讀：AI 才剛開始 吳田玉：AI 真正價值在創造人類沒看過的事 ]
打造先進封裝創新生態系
除了推進關鍵技術研發，imec 也擴大先進封裝與異質整合的全球合作生態系。旗下 ASIC 與矽光子服務部門 IC-Link 正式加入台積電 3DFabric Alliance，進一步串聯台積電開放創新平台（OIP）與全球合作夥伴，加速 3D IC 與先進封裝技術導入產業應用。
另一方面，作為獨立於 IC-Link 服務之外的研發成果，imec 亦攜手 Sony 發表高密度晶背連接模組，以小於 100 奈米的自對準矽穿孔技術，提升晶背連接的效能、疊對容許範圍與可靠度，為新一代邏輯、記憶體與 3D 晶片整合奠定技術基礎。
imec 表示，作為全球半導體創新的重要樞紐，台灣不僅是 imec 長期深耕的重要合作夥伴，更是推動下一世代技術發展不可或缺的一環。多年來，imec 與台積電及台灣半導體供應鏈在先進製程、材料、封裝等領域維持緊密合作，共同探索未來十年以上的關鍵技術方向；同時，imec 研發團隊亦匯聚來自台灣的研發人才，成為串聯台灣與全球創新生態系的重要橋梁。未來，imec 也將持續透過 ITF Taiwan 等交流平台，攜手台灣產業夥伴共同推進前瞻技術研發，將系統級創新加速轉化為支撐 AI 時代的新一代半導體解決方案。
(本文授權非營利轉載，請註明出處：CIO Taiwan)
